前回のChiselの記事ではFIRRTLを可視化するツールdiagrammerを試してみた内容をまとめた。
今回はしばらく進めていなかったChisel-Bootcampに戻り、Module3.5の残りを見ていく。 オブジェクト指向プログラミングをChiselに適用すると？？という話だ。
続きを読むFIRRTLの可視化ツールdiagrammerを試してみた
Chiselで作ったモジュールをPeekPokeTesterでテストするまでの流れのまとめ
前回のChiselの記事では今更ではあるがChiselでデザインしたハードウェアをVerilogのRTLに変換するためにやることについてをまとめた。
今日はついでなので、前回の続きというかその前の段階とかに位置しているはずのChiselで作っているハードウェアをそのままChiselのテスト機能でテストする方法をまとめてみる。
- Chiselで作ったハードウェアデザインをテストする方法
- 変換するChiselのコードが書かれたファイル
- Chiselのテスト・ハーネスの設定
- テスト用のメイン関数の追加
- 追加するテスト用のコード
- iotestersのインポート
- テスト用メイン関数の作成
- テストの改良
- Topモジュール用のテスター
- テストを改良
- 追加するテスト用のコード
- まとめ
Chiselで設計したハードウェアをVerilogのRTLに変換する流れのまとめ
ChiselのBundleとSomeを使ったデバッグ用インターフェースの作り方
前回のChiselの記事ではBundleの基本的な使い方についてをまとめたみた。
今回は前回まとめたBundleを使ってモジュールのIOポートをオプション化する方法についてをまとめておく。
- ChiselでIOポートのオプション化するには？
- モジュールのIOポートのオプション化ーその１
- モジュールのIOポートのオプション化ーその2
- FIRRTLレベルでの比較
- Someを使った場合
- ビット幅を0にした場合
- 出力ポートのオプション化
- Someを使っ出力ポートのオプション化
- ビット幅を0にする場合
- 複数のポートをまとめてオプション化する方法
- 前に紹介したビット幅0にする方法で行う複数ポートのオプション化
- SomeとBundleですっきり！！
ChiselのBundleの使い方をまとめてみる
前回のChiselの記事では出力ポートに0xdeadbeafを定数で入れたらエラーが出てハマったので解決方法について調べた。
今回はChisel-Bootcampではサラッと流されているChiselのBundleを使ったデータの構造化についてをまとめてみる。
- Bundleは”データを構造化”するもの
- Bundleの使い方
- 使用例
- 改めて”Bundleはデータを構造化するもの”
- I/Oポートで使うのはいろいろと便利
- I/Oポートの構造化
- Bundleの使い方
ChiselのUIntで大きな定数を使おうとしてハマった話
前回のChiselの記事ではChisel-bootcampのModule3.5のコンパニオン・オブジェクトとケース・クラスについてを勉強した。
今回はちょっとChisel-Bootcampから離れてChiselを試していたハマったUIntの大きい定数値の扱いについてを紹介していく。
- ChiselのUIntで大きな定数を使おうとしてハマった話
