引き続きChisel3.3.0の変更点を。。Chisel3.4.0はリリース間近！！（ただいまRC3）。 今回はIssueのタイトル読めばほぼ理解できる、次の3つを簡単に紹介。 - (#1283) BitPatで空白文字が使えるようになった - (#1284) ScalaのDouble/BigDecimalからFixedPoin…
引き続きChisel3.3.0の変更点を。。Chisel3.4.0はリリース間近！！（ただいまRC2）。 今回は#1383の@chiselNameの処理を非適用にする機能NoChiselNamePrefixについて。 #1383 @chiselNameの処理を非適用にするトレイトが追加された
あっという間に９月になりました。。 本題に入る前に少し宣伝的な事も書いてみます。 過ぎ去った８月末に、昨年同人誌で出版したChiselの本の商業誌版が出版されました。 内容的には同人誌版をベースに執筆時点で書ききれなかった内容＋執筆時点からのアップ…
転職でバタバタしてて、気づけば最後に更新してから早2ヶ月。。。 間が空いたけど、前回からの続きでChisel3.3.0の変更点を確認していく。 今回は#1183のSyncReadMemの件について #1183 SyncReadMemに同時アクセス時の挙動を指定するパラメータが追加された …
今日は前回の続きでChisel3.3.0で変更／追加になった機能について確認していく。 今回は一番気になったRTLの生成処理の変更について。 #1213 Driverのいくつかのメソッドが非推奨になった Chisel3.stage.ChiselStage ChiselStage.executeを使ったRTLの生成 C…
5/4にChiselの3.3.0が正式にリリースされた。今回はリリースノートをざっと確認したのでその内容についてまとめておく。 なお今回の記事はリリースノートのひとくちメモという感じで、中身についてはそこまで深くは追求していない。 気になった機能について…
Chiselのswitchについて少し勘違いしていたことがあったのでそのまとめ。
Chiselの3.3.0-RC1が公開されたのだが、その中に１つ気になる記述があったので今回は それについて試した内容をまとめておこうと思う。 Chisel 3.3.0-RC1を使ってみる Better Asynchronous Resetってこれのこと？ RequireAsyncReset トレイト
Chiselの3.3.0-RC1が公開されて調べたら、自分の把握できていない非同期リセットの振る舞いがあったので それをとめておこうと思う。 非同期リセットはモジュール間も伝搬する useAsyncReset=true useAsyncReset=true
長らくお休みしてましたが、やっと落ち着いたのでブログも再開。 今回はとりあえずお知らせネタを。 Chiselクイックリファレンス 中身 今後の予定
ChiselのBorringUtilsについての確認を行ったので、メモ書き。
新年明けましたね、おめでとうございます！ 新年なので、今年何をしたいかとざっくりと書いておこうと思います。いわゆる年始のポエム的なやーつです。
去年は始めたばかりということもありやりませんでしたが、大晦日なので今年のまとめを。
通常運行に戻って、Chiselネタを。 今回はこのつぶやきの話。 なーーーーーーーーーーーーんか、おかしいんだよなーーーーーって、思いながらも動いてるからいっか！！ってなって部分があったんだけど。。。。。読み込んでるBlackBoxのメモリ推定記述のFF推…
もう終了して1週間以上経ちましたが、、、、とりあえずまとめを。。。 何をって、前回のブログで宣伝した技書博２の話。 今回は、技術ネタ無し！！ 執筆編 申し込み（8月） 申し込んだはいいものの（9月くらい） さあ、ぼちぼち書くかー（10月） やばいわー…
しばらくブログの更新が滞っていました。。。。twitterを見てる方がいらっしゃいましたら、理由はお察しと思います。。 この一月くらいはひたすら本を書いていました↓。 ということで、宣伝を。 12/14に開催される第二回技術書同人誌博覧会が開催されます。 …
「Rocket Chipに自分のモジュールを追加してみる」の4回目＆一旦ここまででお終い。 firesimのデータをそのままRocket Chipに持って行ってもエラーが出てビルドできなかったので、Rocket Chip上でビルドするにあたって行った修正についてをまとめておく。
随分間が空いたけど「Rocket Chipに自分のモジュールを追加してみる」の3回目。 残りの２つは短いので今回でまとめて扱う。
随分間が空いたけど「Rocket Chipに自分のモジュールを追加してみる」の2回目。 今回は前回作成したPWMモジュールを組み込むRocket Chipとしてのシステムのトップモジュール部分を見ていく。
前回の続きでChisel3.2.0の気になる機能を使ってみる、の第２回目。
Chiselのtwitterをフォローしている人はご存知と思いますが、先日ついにChiselの3.2.0のリリースが公式にアナウンスされました！ ということで今回はRC1/RC2/3.2.0のリリースノートから気になる機能をピックアップして確認しておこうと思います。
技書博向けの作業において、サンプルコードの自動テスト環境を作りたいなーと考えていて、それを構築するにはGitLabとGitLab Runnerを使用するのが良さそうに見えたので試してみた。
ふと気になったのでChiselのBlackboxで複数のファイルから構成されたVerilogのRTLを指定できるのかを試してみた。 Blackboxのおさらい Blackboxで指定するモジュールが複数のファイルで構成される場合
Github Actionsが使えるようになったので、ChiselのCI環境を構築できないかを試してみる。
今回は作ってたRISC-V（dirv）とUARTを接続した簡単なシステムがFPGAで動いたので、その結果について簡単にまとめておきたいと思う。
Chiselのモジュール名は通常宣言したクラス名がそのまま使用されるのだが、これだと問題起こりそうなケースってあるよな、、、って思っていた。 そこで今回はこれに関する解決方法が無いかを調査したので紹介したい。
唐突にgithubのGPG keysの設定を行ってみたのでそれの手順をメモ。
今回はデバッグ用にポートを作る場合の方法について、今の時点の知識で考えなおしてみた。
今日はChiselで実装したモジュールをテストしていて出くわした、わかりにくかったエラーについて解析した際のメモを。
なんとなく内部構造も見えてきたので、ここらでRocket Chipにモジュールを追加する例題を追っていった際のメモ書き。 長くなりそうなので、適宜分割予定（Maxで5回、、かな）。最初にお断りしておきますが、まだ理解があやふやなのです。 ご承知おきください…
