Github Actionsを使ってChiselの自動テスト環境を構築

Github Actionsが使えるようになったので、ChiselのCI環境を構築できないかを試してみる。

Chiselで作ったRISC-VとUARTをArty 35Tで動かしてみた

今回は作ってたRISC-V（dirv）とUARTを接続した簡単なシステムがFPGAで動いたので、その結果について簡単にまとめておきたいと思う。

要約

オレオレRISC-V(dirv)と自作のバスインターコネクト＆UartをArty 35Tに入れて動くのが確認できたーーーー！！

データは以下のリポジトリにあるので、ご興味あれば是非！

という記事（2019/1/5修正：リンク先をUART込み込み版のリリースタグに変更しました。）

desiredNameを使ったChiselのモジュール名の変更

Chiselのモジュール名は通常宣言したクラス名がそのまま使用されるのだが、これだと問題起こりそうなケースってあるよな、、、って思っていた。 そこで今回はこれに関する解決方法が無いかを調査したので紹介したい。

GithubのGPG keysの設定を試した話

これまでのブログの流れとはまっっっったく関係ないけど、唐突にgithubのGPG keysの設定を行ってみたのでそれの手順をメモ。

MultiIOModuleを使ったデバッグ用ポートについての作成

今回はデバッグ用にポートを作る場合の方法について、今の時点の知識で考えなおしてみた。

Chiselのモジュールのテスト時に出くわした分かりにくかったエラー

今日はChiselで実装したモジュールをテストしていて出くわした、わかりにくかったエラーについて解析した際のメモを。

Rocket ChipのGeneratorのソースの解析メモ（７） - サンプルに沿ってPWMモジュールをTileLinkバスに追加してみる（１）

なんとなく内部構造も見えてきたので、ここらでRocket Chipにモジュールを追加する例題を追っていった際のメモ書き。 長くなりそうなので、適宜分割予定（Maxで5回、、かな）。最初にお断りしておきますが、まだ理解があやふやなのです。 ご承知おきください。