ハードウェアの気になるあれこれ

技術的に興味のあることを調べて書いてくブログ。主にハードウェアがネタ。

2018-11-01から1ヶ月間の記事一覧

Chisel Bootcamp - Module3.2（4） - N-tap版FIRフィルタ・ジェネレータに対応したテストの実装

Chisel Scala System Verilog Verilog-HDL

前回の記事ではChisel BootcampはModule3.2の続きでModule2で扱った4-tapのFIRフィルタ・ジェネレータをN-tap対応版に変更していった。 今回は一連の変更作業の最後のフェイズでN-tap版FIRフィルタ・ジェネレータに対応したChiselのテストを作成していく。

Chisel Bootcamp - Module3.2（3） - N-tap版FIRフィルタ・ジェネレータの作成

Chisel SCR1 Verilog-HDL

前回の記事ではChisel BootcampはModule3.2にの続きでScalaのFIRフィルタのリファレンスモデルをテストし、確認したモデルをChiselのテスト回路に組み込んでいった。 今回は作成したChiselモジュール用のテスト回路を使って4tap固定のFIRフィルタジェネレー…

Chisel Bootcamp - Module3.2（2） - N-tap版FIRフィルタモデルを使ったChiselのテスト回路実装

Chisel Scala

前回の記事ではChisel BootcampではModule3.2に入り、Scalaのコレクション型を使ったFIRフィルタのリファレンスデザインを実装した。 今回も引き続きModule3.2を見て行くが、今日はScalaで実装したFIRフィルタのテストを行い、リファレンスモデルとしての確…

Chisel Bootcamp - Module3.2（1） - Scalaのコレクション型（SeqとList）

Chisel Scala

前回の記事ではChisel BootcampではやっとModule3.1が終わりになった。 今回からはModule3.2に入り、Scalaのコレクション型を使ってChiselのジェネレータを書く方法を学んでいく。

Chisel Bootcamp - Module3.1（7） - case classを使ったステートマシン・ジェネレータ

Chisel Scala

前回の記事ではChisel Bootcampの引き続きModule3.1の学習を進め、Scalaの機能`implicit`とそれをChiselに応用した例を学んだ。 Module3.1も7回目で、今日でついに終わりとなる。Module3.1の最後としてジェネレータの例を紹介する。

Chisel Bootcamp - Module3.1（6） - ScalaのキーワードimplicitとChiselへの応用

Chisel Scala

前回の記事ではChisel Bootcampの引き続きModule3.1ｎ学習を進め、Moduleクラスの引数を使って作成するモジュールクラスのI/O宣言部分をオプション化する方法を勉強した。 今日も引き続きModule3.1を見ていく。今日は他の言語ではあまり例をみないScalaの機…

Chisel Bootcamp - Module3.1（5） - オプション付きのI/Oポート宣言

Chisel Scala Verilog-HDL

前回の記事ではChisel BootcampのModule3.1でScalaの文法である`Match`文の復習とそれをChiselに適用するとどうなるかということについてを見ていった。 今日も引き続きModule3.1を見ていく。今日はオプション付きのIO宣言についてだ。

Chisel Bootcamp - Module3.1（4） - match文のChiselのモジュールへの適用

Chisel Scala

前回の記事ではChisel BootcampのModule3.1でパラメタライズの際に指定できるオプションとデフォルト引数を見ていった。 今日も引き続きModule3.1を見ていく。今日はScalaの文法である`match`文とそれをChiselに適用するとどうなるかということについて勉強…

Chisel Bootcamp - Module3.1（3） - デフォルト引数とOptionクラス

Chisel Scala Verilog-HDL

前回の記事ではChisel BootcampのModule3.1のパラメタライズの２つ目の例について見ていった。 今日も引き続きModule3.1を見ていく。今日はパラメタライズの際に指定できるオプションとデフォルト引数についてだ。

Chisel Bootcamp - Module3.1（2） - パラメータを使った論理の変更

Chisel Scala Verilog-HDL

前回の記事ではChisel BootcampのModule3.1に入り、パラメタライズとエラボレーション時のアサーションである`require`について勉強した。 今日も引き続きModule3.1を見ていく。今日はModule2.3で扱ったsortモジュール、再びだ！！

Chisel Bootcamp - Module3.1（1） - パラメタライズを使ったジェネレータ

Chisel Scala Verilog-HDL

前回の記事ではChisel BootcampのModule2.5でFIRフィルタのジェネレータの実装について勉強した。 Module2.5の残りのトピックがあるのだが、一旦後回しにして今回からModule3.1に入っていく。 Module3からはジェネレータについてより深く学んでいくことにな…

Chisel Bootcamp - Module2.5 （2） - FIRフィルタ・ジェネレータ

Chisel Scala Verilog-HDL

前回の記事ではChisel BootcampのModule2.5の最初の練習問題であるChiselを使ったFIRフィルタの設計を行った。 今回もMoudle2.5の続きで、前回のFIRフィルタを生成するジェネレータを作っていく。 なお前回の終わりにも書いたし、こんなgithubのIssueも見つ…

Chisel Bootcamp - Module2.5 （1） - Chiselで書くFIRフィルタ

Chisel Scala

前回の記事ではChisel BootcampのModule2.4の学習を終えた。 今回はModule2.5の練習問題に取り組んでいく。